

本 IC は、車載用、高温での動作が可能な高速、ワイドレンジ動作の SPI シリアル E²PROM です。容量は 128 K ビットで、構成は 16384 語 × 8 ビットです。ページライト、シーケンシャルリードが可能です。

注意 自動車制御ユニット、医療機器用途でご使用をお考えの際は、必ず弊社窓口までご相談ください。

■ 特長

- ・動作電圧範囲
 - 読み出し : 2.5 V ~ 5.5 V
 - 書き込み : 2.5 V ~ 5.5 V
- ・動作周波数 : 6.5 MHz max.
- ・書き込み時間 : 5.0 ms max.
- ・SPI モード (0, 0) & (1, 1) 対応
- ・ページライト機能 : 64 バイト / ページ
- ・シーケンシャルリード機能
- ・ライトプロテクト機能 : ソフトウェア、ハードウェア
- プロテクト領域 : 25%, 50%, 100%
- ・ステータスレジスタによるメモリ書き込み状態監視
- ・クロックパルスモニタによる誤動作防止機能
- ・低電源電圧時書き込み禁止機能
- ・CMOS シュミット入力 (\overline{CS} , SCK, SI, \overline{WP} , \overline{HOLD})
- ・書き換え回数*1
 - : 10⁶ 回 / 語*2 (Ta = +25°C)
 - : 3 × 10⁵ 回 / 語*2 (Ta = +125°C)
- ・データ保持
 - : 100 年 (Ta = +25°C)
 - : 50 年 (Ta = +125°C)
- ・メモリ容量 : 128 K ビット
- ・初期出荷時データ : FFh, SRWD = 0, BP1 = 0, BP0 = 0
- ・バーンイン仕様 : ウエハバーンイン
- ・動作温度範囲 : Ta = -40°C ~ +125°C
- ・鉛フリー (Sn 100%)、ハロゲンフリー*3
- ・AEC-Q100 対応*4

*1. 詳細は "■ 書き換え回数" を参照してください。

*2. アドレスごと (語 : 8 ビット)


*3. 詳細は "■ 品目コードの構成" を参照してください。

*4. 詳細は、弊社営業部までお問い合わせください。

備考 パッケージと製品の対応については、"■ 品目コードの構成"、"3. 製品名リスト" を参照してください。


■ パッケージ

- ・ 8-Pin SOP (JEDEC)



(5.0 × 6.0 × t1.75 mm)

- ・ 8-Pin TSSOP



(3.0 × 6.4 × t1.1 mm)

■ ブロック図





図 1

■ AEC-Q100対応

本ICはAEC-Q100の動作温度グレード1に対応しています。
AEC-Q100の信頼性試験の詳細については、弊社営業部までお問い合わせください。

■ 品目コードの構成

1. 製品名



*1. テープ図面を参照してください。

備考 本ICは、ウエハバーンイン仕様です。

2. パッケージ

表 1 パッケージ図面コード

パッケージ名	外形寸法図面	テープ図面	リール図面
8-Pin SOP (JEDEC)	FJ008-A-P-SD	FJ008-D-C-SD	FJ008-D-R-S1
8-Pin TSSOP	FT008-A-P-SD	FT008-E-C-SD	FT008-E-R-S1

3. 製品名リスト

表 2

製品名	容量	パッケージ	リール巻き数
S-25A128B0A-J8T2U3	128 K ビット	8-Pin SOP (JEDEC)	4000 個 / リール
S-25A128B0A-T8T2U3	128 K ビット	8-Pin TSSOP	4000 個 / リール

備考 本 IC は、ウエハバーンイン仕様です。

■ ピン配置図

1. 8-Pin SOP (JEDEC)




図 2

表 3

端子番号	端子記号	端子内容
1	\overline{CS}^{*1}	チップセレクト入力
2	SO	シリアルデータ出力
3	\overline{WP}^{*1}	ライトプロテクト入力
4	GND	グラウンド
5	SI ^{*1}	シリアルデータ入力
6	SCK ^{*1}	シリアルクロック入力
7	\overline{HOLD}^{*1}	ホールド入力
8	VCC	電源

2. 8-Pin TSSOP




図 3

表 4

端子番号	端子記号	端子内容
1	\overline{CS}^{*1}	チップセレクト入力
2	SO	シリアルデータ出力
3	\overline{WP}^{*1}	ライトプロテクト入力
4	GND	グラウンド
5	SI ^{*1}	シリアルデータ入力
6	SCK ^{*1}	シリアルクロック入力
7	\overline{HOLD}^{*1}	ホールド入力
8	VCC	電源

*1. "High-Z" が入力されないようにしてください。

■ 絶対最大定格

表 5

項目	記号	絶対最大定格	単位
電源電圧	V _{CC}	-0.3 ~ +6.5	V
入力電圧	V _{IN}	-0.3 ~ +6.5	V
出力電圧	V _{OUT}	-0.3 ~ V _{CC} + 0.3	V
動作周囲温度	T _{opr}	-40 ~ +125	°C
保存温度	T _{stg}	-65 ~ +150	°C

注意 絶対最大定格とは、どのような条件下でも越えてはならない定格値です。万一この定格値を越えると、製品の劣化などの物理的な損傷を与える可能性があります。

■ 推奨動作条件

表 6

項目	記号	条件	Ta = -40°C ~ +125°C		単位
			Min.	Max.	
電源電圧	V _{CC}	読み出し	2.5	5.5	V
		書き込み	2.5	5.5	V
高レベル入力電圧	V _{IH}	V _{CC} = 2.5 V ~ 5.5 V	0.7 × V _{CC}	V _{CC} + 1.0	V
低レベル入力電圧	V _{IL}	V _{CC} = 2.5 V ~ 5.5 V	-0.3	0.3 × V _{CC}	V

■ 端子容量

表 7

(Ta = +25°C, f = 1.0 MHz, V_{CC} = 5.0 V)

項目	記号	条件	Min.	Max.	単位
入力容量	C _{IN}	V _{IN} = 0 V ($\overline{\text{CS}}$, SCK, SI, $\overline{\text{WP}}$, $\overline{\text{HOLD}}$)	—	8	pF
出力容量	C _{OUT}	V _{OUT} = 0 V (SO)	—	10	pF

■ 書き換え回数

表 8

項目	記号	動作周囲温度	Min.	Max.	単位
書き換え回数	N _w	Ta = +25°C	10 ⁶	—	回 / 語 ^{*1}
		Ta = -40°C ~ +85°C	7 × 10 ⁵	—	回 / 語 ^{*1}
		Ta = -40°C ~ +105°C	5 × 10 ⁵	—	回 / 語 ^{*1}
		Ta = -40°C ~ +125°C	3 × 10 ⁵	—	回 / 語 ^{*1}

*1. アドレスごと (語 : 8 ビット)

■ データ保持

表 9

項目	記号	動作周囲温度	Min.	Max.	単位
データ保持	—	Ta = +25°C	100	—	年
		Ta = -40°C ~ +125°C	50	—	年

■ DC電気的特性

表 10

項目	記号	条件	Ta = -40°C ~ +125°C				単位
			V _{CC} = 2.5 V ~ 4.5 V		V _{CC} = 4.5 V ~ 5.5 V		
			Min.	Max.	Min.	Max.	
読み出し時消費電流	I _{CC1}	SO 端子無負荷	—	2.0	—	2.5	mA

表 11

項目	記号	条件	Ta = -40°C ~ +125°C		単位
			V _{CC} = 2.5 V ~ 5.5 V		
			Min.	Max.	
書き込み時消費電流	I _{CC2}	SO 端子無負荷	—	4.0	mA

表 12

項目	記号	条件	Ta = -40°C ~ +125°C				単位
			V _{CC} = 2.5 V ~ 4.5 V		V _{CC} = 4.5 V ~ 5.5 V		
			Min.	Max.	Min.	Max.	
待機時消費電流	I _{SB}	$\overline{CS} = V_{CC}$, SO = オープン, 他の入力端子は V _{CC} または GND	—	8.0	—	10.0	μA
入力リーク電流	I _{LI}	V _{IN} = GND ~ V _{CC}	—	2.0	—	2.0	μA
出力リーク電流	I _{LO}	V _{OUT} = GND ~ V _{CC}	—	2.0	—	2.0	μA
低レベル出力電圧	V _{OL1}	I _{OL} = 2.0 mA	—	—	—	0.4	V
	V _{OL2}	I _{OL} = 1.5 mA	—	0.4	—	0.4	V
高レベル出力電圧	V _{OH1}	I _{OH} = -2.0 mA	—	—	0.8 × V _{CC}	—	V
	V _{OH2}	I _{OH} = -0.4 mA	0.8 × V _{CC}	—	0.8 × V _{CC}	—	V

■ AC 電気的特性

表 13 測定条件

入力パルス電圧	$0.2 \times V_{CC} \sim 0.8 \times V_{CC}$
出力判定電圧	$0.5 \times V_{CC}$
出力負荷	100 pF

表 14

項目	記号	Ta = -40°C ~ +125°C		単位
		V _{CC} = 2.5 V ~ 5.5 V		
		Min.	Max.	
SCK クロック周波数	f _{SCK}	—	6.5	MHz
\overline{CS} 立ち下がり時 \overline{CS} セットアップ時間	t _{CSS.CL}	65	—	ns
\overline{CS} 立ち上がり時 \overline{CS} セットアップ時間	t _{CSS.CH}	65	—	ns
\overline{CS} ディセレクト時間	t _{CDS}	65	—	ns
\overline{CS} 立ち下がり時 \overline{CS} ホールド時間	t _{CSSH.CL}	65	—	ns
\overline{CS} 立ち上がり時 \overline{CS} ホールド時間	t _{CSSH.CH}	65	—	ns
SCK クロック "H" 時間 ^{*1}	t _{HIGH}	65	—	ns
SCK クロック "L" 時間 ^{*1}	t _{LOW}	65	—	ns
SCK クロック立ち上がり時間 ^{*2}	t _{RSK}	—	1	μs
SCK クロック立ち下がり時間 ^{*2}	t _{FSK}	—	1	μs
SI データ入力セットアップ時間	t _{DS}	15	—	ns
SI データ入力ホールド時間	t _{DH}	20	—	ns
\overline{HOLD} 立ち上がり時 SCK "L" ホールド時間	t _{SKH.HH}	45	—	ns
\overline{HOLD} 立ち下がり時 SCK "L" ホールド時間	t _{SKH.HL}	30	—	ns
\overline{HOLD} 立ち下がり時 SCK "L" セットアップ時間	t _{SKS.HL}	0	—	ns
\overline{HOLD} 立ち上がり時 SCK "L" セットアップ時間	t _{SKS.HH}	0	—	ns
SO 出力ディスエーブル時間 ^{*2}	t _{OZ}	—	75	ns
SO 出力遅延時間	t _{OD}	—	50	ns
SO 出力ホールド時間	t _{OH}	0	—	ns
SO 出力立ち上がり時間 ^{*2}	t _{RO}	—	30	ns
SO 出力立ち下がり時間 ^{*2}	t _{FO}	—	30	ns
\overline{HOLD} 立ち下がり時 SO 出力ディスエーブル時間 ^{*2}	t _{OZ.HL}	—	75	ns
\overline{HOLD} 立ち上がり時 SO 出力遅延時間 ^{*2}	t _{OD.HH}	—	50	ns
\overline{WP} セットアップ時間	t _{WS1}	0	—	ns
\overline{WP} ホールド時間	t _{WH1}	0	—	ns
\overline{WP} 解除セットアップ時間	t _{WS2}	0	—	ns
\overline{WP} 解除ホールド時間	t _{WH2}	20	—	ns

*1. SCK クロック (周波数 f_{SCK}) のクロック周期は 1 / f_{SCK} μs です。このクロック周期は、いくつかの AC 特性の組み合わせにより決定されます。そのため、SCK クロックサイクル時間を最小にする場合でも、クロック周期 (1 / f_{SCK}) = t_{LOW} (min.) + t_{HIGH} (min.) とすることはできませんのでご注意ください。

*2. このパラメータは全数測定されたものではなく、サンプル値です。

表 15

項目	記号	Ta = -40°C ~ +125°C		単位
		V _{CC} = 2.5 V ~ 5.5 V		
		Min.	Max.	
書き込み時間	t _{PR}	—	5.0	ms




図4 シリアル入力タイミング




図5 ホールドタイミング




図 6 シリアル出カタイミング




図 7 ライトプロテクト有効タイミング




図 8 ライトプロテクト無効タイミング

■ 各端子の機能説明

1. $\overline{\text{CS}}$ (チップセレクト入力) 端子

チップを選択状態に設定するための入力端子です。この入力が "H" レベルのとき、本 IC は非選択状態で出力は "High-Z" となります。内部にて書き込み状態でない限り本 IC はスタンバイ状態です。チップセレクトを "L" レベルにすると本 IC はアクティブ状態になります。電源立ち上げ後、チップセレクトを立ち下げたときに何らかの命令コードを入力する必要があります。

2. SI (シリアルデータ入力) 端子

シリアルデータの入力端子です。命令コード、アドレス、書き込みデータを取り込みます。シリアルクロックの立ち上がりにてデータをラッチします。

3. SO (シリアルデータ出力) 端子

シリアルデータの出力端子です。データ出力は、シリアルクロックの立ち下がりにて変化します。

4. SCK (シリアルクロック入力) 端子

シリアルデータのタイミングを設定するためのクロック入力端子です。命令コード、アドレスおよび書き込みデータの入力は、クロックの立ち上がりで取り込まれます。データ出力は、クロックの立ち下がり時に出力します。

5. $\overline{\text{WP}}$ (ライトプロテクト入力) 端子

ライトプロテクトは、書き込み命令に対するプロテクトエリアサイズ (ステータスレジスタの BP1, BP0) を保護することを目的としています。 $\overline{\text{WP}}$ 端子は "H" もしくは "L" に固定し、フローティング状態にならないようにしてください。

詳細は、"■ プロテクト動作" を参照してください。

6. $\overline{\text{HOLD}}$ (ホールド入力) 端子

ホールドは、本 IC を非選択状態にせずにシリアルコミュニケーションを休止するときに使用します。

ホールド状態では、シリアル出力は "High-Z" となり、シリアル入力およびシリアルクロックは "Don't care" となります。ホールド動作中は、 $\overline{\text{CS}}$ (チップセレクト入力) 端子を "L" レベルにし、本 IC をアクティブ状態にしなければなりません。

詳細は、"■ ホールド動作" を参照してください。

■ 初期出荷時データ

初期出荷時のデータは、すべてのアドレスが "FFh" になっています。

また、ステータスレジスタの不揮発性メモリの初期出荷時データは以下のとおりです。

- SRWD = 0
- BP1 = 0
- BP0 = 0

■ 命令セット

本 IC の命令一覧を表 16 に示します。チップセレクト (\overline{CS}) が "H" から "L" に変化すると命令入力が可能になり、命令は MSB ファーストで入力します。命令コードは下記の表に示すように 1 バイトの構成です。もし、無効な命令コードを受信したときは、本 IC は非選択状態になります。

表 16 命令セット

命令	内容	命令コード				アドレス			データ
		SCK 入カクロック 1 ~ 8	SCK 入カクロック 9 ~ 16	SCK 入カクロック 17 ~ 24	SCK 入カクロック 25 ~ 32	SCK 入カクロック 17 ~ 24	SCK 入カクロック 25 ~ 32	SCK 入カクロック 25 ~ 32	
WREN	書き込み許可	0000 0110	—	—	—	—	—	—	
WRDI	書き込み禁止	0000 0100	—	—	—	—	—	—	
RDSR	ステータスレジスタ 読み出し	0000 0101	b7 ~ b0 出力 ^{*1}	—	—	—	—	—	
WRSR	ステータスレジスタ 書き込み	0000 0001	b7 ~ b0 入力	—	—	—	—	—	
READ	メモリデータ読み出し	0000 0011	A15 ~ A8 ^{*2}	A7 ~ A0	—	—	—	D7 ~ D0 出力 ^{*3}	
WRITE	メモリデータ書き込み	0000 0010	A15 ~ A8 ^{*2}	A7 ~ A0	—	—	—	D7 ~ D0 入力	

*1. 連続してデータを読み出すことが可能です。

*2. 上位アドレス A15 ~ A14 = Don't care になります。

*3. 指定されたアドレスのデータが出力されると、それに続いて次のアドレスのデータが出力されます。

■ 動作説明

1. ステータスレジスタ

ステータスレジスタの構成を、下記に示します。ステータスレジスタは、専用の命令により読み出し、書き込み可能です。




図 9 ステータスレジスタ構成図

ステータスレジスタのステータスおよびコントロールビットは下記の通りです。

1.1 SRWD (b7) : Status Register Write Disable

SRWD ビットは、ライトプロテクト (\overline{WP}) 信号と関連して動作します。SRWD ビットとライトプロテクト (\overline{WP}) 信号 (SRWD = "1", \overline{WP} = "L") の組み合わせにより、本 IC はハードウェアプロテクト状態になります。このとき、ステータスレジスタ内の不揮発性メモリで構成されるビット (SRWD, BP1, BP0) はリードオンリーとなり、WRSR 命令は実行されません。

1.2 BP1, BP0 (b3, b2) : Block Protect

BP1, BP0 ビットは不揮発性メモリで構成されています。これは、WRITE 命令に対するソフトウェアプロテクトの領域サイズを定義するものです。これらのビットは、WRSR 命令にて書き換え可能です。BP1, BP0 ビットの1つまたは両方を "1" にセットしたとき WRITE 命令に対して関連するメモリ領域がプロテクトされます。BP1, BP0 ビットは、ハードウェアプロテクトモードでなければ書き換えが可能です。Block Protect の詳細は、"■ プロテクト動作" を参照してください。

1.3 WEL (b1) : Write Enable Latch

WEL ビットは、内部の Write Enable Latch の状態を示します。WEL ビットは WREN 命令のみでセットできます。"1" であれば内部の Write Enable Latch がセットされている状態です。"0" であれば内部の Write Enable Latch がリセット状態で、本 IC は WRITE または WRSR の命令を受け取ることができません。リセットは、下記に示す動作の実行後に行われます。

- ・電源電圧の低下時
- ・電源投入時
- ・WRDI 実行後
- ・WRSR 命令での書き込み動作完了後
- ・WRITE 命令での書き込み動作完了後

1.4 WIP (b0) : Write In Progress

WIP ビットは、リードオンリーで内部メモリが WRITE 命令または WRSR 命令での書き込み動作中か否かを示します。書き込み動作中であれば "1"、それ以外の状態であれば "0" です。使用例を図 10 に示します。




図 10 書き込み動作中の WEL, WIP ビット使用例

2. 書き込み許可 (WREN)

データの書き込み動作 (WRITE と WRSR) を行う前には、Write Enable Latch (WEL) ビットをセットしてください。本命令が、WEL ビットをセットする方法です。下記に動作を示します。

チップセレクト (CS) にて本 IC を選択後、シリアルデータ入力 (SI) より命令コードを入力します。シリアルクロック (SCK) の 8 発目で、CS で本 IC を非選択状態にすることにより WEL ビットがセットされます。

チップセレクト (CS) が "L" の期間中に、規定数 (n = 8 クロック) と異なるクロックを入力した場合、WREN 命令はキャンセルされます。




図 11 WREN 動作

3. 書き込み禁止 (WRDI)

WRDI 命令は、Write Enable Latch (WEL) ビットをリセットする 1 つの方法です。チップセレクト (\overline{CS}) にて本 IC を選択後、シリアルデータ入力 (SI) より命令コードを入力します。

シリアルクロック (SCK) の 8 発目で、チップセレクト (\overline{CS}) で本 IC を非選択状態することにより WEL ビットがリセットされます。

チップセレクト (\overline{CS}) が "L" の期間中に、規定数 ($n = 8$ クロック) と異なるクロックを入力した場合、WRDI 命令はキャンセルされます。

WEL ビットは、下記に示す動作実行後にリセットされます。

- ・ 電源電圧の低下時
- ・ 電源投入時
- ・ WRDI 実行後
- ・ WRSR 命令での書き込み動作完了後
- ・ WRITE 命令での書き込み動作完了後




図 12 WRDI 動作

4. ステータスレジスタ読み出し (RDSR)

RDSR 命令は、ステータスレジスタのデータを読み出すことができます。書き込み動作進行中に、WIP ビットをチェックすることにより書き込み動作の進行を確認することができます。

最初にチップセレクト (\overline{CS}) を "L" とします。その後命令コードをシリアルデータ入力 (SI) より入力すると、シリアルデータ出力 (SO) よりステータスレジスタの現在のビットの状態が出力されます。

ステータスレジスタは、連続して読み出すことが可能です。チップセレクト (\overline{CS}) を "H" とすることにより、リードサイクルを終了させることができます。

ステータスレジスタは、いつでも読み出し可能です。書き込みサイクル中であってもステータスレジスタのビットは有効であり、RDSR により読み出すことができます。

2 つのビット WEL, WIP は書き込みサイクル進行中にアップデートされていきます。アップデートされた不揮発性ビット SRWD, BP1, BP0 は、書き込みサイクル完了後、新たに RDSR 命令を実行することで得ることができます。




図 13 RDSR 動作

5. ステータスレジスタ書き込み (WRSR)

WRSR 命令は、ステータスレジスタの値 (SRWD, BP1, BP0) を書き換えることができます。ステータスレジスタの b6, b5, b4, b1, b0 については書き換えできません。ステータスレジスタを読み出したときには、b6, b5, b4 はいつも "0" で読み出されます。

WRSR 命令を実行する前に、WREN 命令にて WEL ビットをあらかじめセットしてください。WRSR の動作を下記に示します。

最初にチップセレクト (\overline{CS}) を "L" とします。その後命令コード、データをシリアルデータ入力 (SI) より入力します。データ入力後または、次のシリアルクロック立ち上がり入力前にチップセレクト (\overline{CS}) を "H" とすることにより、WRSR 書き込み動作を開始します (t_{PR})。WRSR 書き込み動作の間、WIP ビットの値を読み出すことにより動作状態を確認することができます。書き込み動作中であれば "1"、それ以外の状態であれば "0" です。書き込み動作が完了したときに WEL ビットはリセットされます。

WRSR 命令は、ユーザーがリードオンリーメモリとして取り扱う領域サイズを規定する BP1, BP0 の値を変更することが可能です。また、ライトプロテクト (\overline{WP}) の状態によっては、SRWD ビットをセットまたはリセットすることも可能です。SRWD ビットとライトプロテクト (\overline{WP}) の組み合わせにより本 IC はハードウェアプロテクトモード (HPM) に設定されます。このとき、WRSR 命令は実行されません ("■ プロテクト動作" 参照)。

SRWD と BP1, BP0 の内容は、WRSR 命令実行中は、WRSR 命令前の値を保持しています。新しくアップデートされた値は、WRSR 命令の実行が完了した時点で変更されます。

チップセレクト (\overline{CS}) が "L" の期間中に、規定数 ($n = 16$ クロック) と異なるクロックを入力した場合、WRSR 命令はキャンセルされます。




図 14 WRSR 動作


6. メモリデータ読み出し (READ)

下記に READ 動作を示します。チップセレクト (\overline{CS}) に "L" 入力後、シリアルデータ入力 (SI) より命令コード、アドレスを入力します。入力されたアドレスは、内部アドレスカウンタへロードされ、そしてアドレスのデータがシリアルデータ出力 (SO) より出力されます。

続けてチップセレクト (\overline{CS}) を "L" に維持したままシリアルクロック入力 (SCK) を入力すると、自動的にアドレスがインクリメントされ、次のアドレスデータが順次出力されます。

最終アドレスがインクリメントされると、先頭アドレスにロールオーバーします。

リードサイクルを終わらせるためには、チップセレクト (\overline{CS}) を "H" にします。チップセレクトの立ち上がりはサイクル中いつでも可能です。READ 命令コードが受け付けられない、または実行できない場合は、書き込み動作中です。



備考 上位アドレス A15 ~ A14 = Don't care になります。

図 15 READ 動作

7. メモリデータ書き込み (WRITE)

図 16 に、1 バイトのデータを入力した場合のタイミングチャートを示します。チップセレクト (\overline{CS}) に "L" 入力後、シリアルデータ入力 (SI) より命令コード、アドレス、データを入力します。データ入力後または、次のシリアルクロック立ち上がり入力前にチップセレクト (\overline{CS}) を "H" とすることにより、WRITE 動作を開始し (t_{PR})、書き込み動作が終了すると WIP ビット、WEL ビットは "0" にリセットされます。


また、本 IC は 64 バイトのページ書き込みが可能です。基本的なデータ転送手段はバイトライトと同様ですが、8 ビットの書き込みデータをページサイズ分、連続して受け取ることでページ書き込みを行います。図 17 に示す WRITE 動作 (ページ) のようにチップセレクト (\overline{CS}) に "L" 入力後、シリアルデータ入力 (SI) より、命令コード、アドレス、データを入力します。引き続きチップセレクト (\overline{CS}) を "L" としたまま、次のデータを入力します。以降、連続的に 8 ビットのデータ入力を繰り返します。最後にチップセレクト (\overline{CS}) を "H" とすることにより、WRITE 動作を開始します (t_{PR})。

アドレスの下位 6 ビットは、8 ビットの書き込みデータを受け取るごとに自動的にインクリメントされます。したがって、書き込みデータが 64 バイトを越える場合であってもアドレスの上位ビットは変化せず、アドレスの下位 6 ビットがロールオーバーし、先に入力された書き込みデータは重ね書きされます。

WRITE 命令が受け付けられないか、または実行されない場合を下記に示します。


- ・ WEL ビットが "1" にセットされていないとき (WRITE 命令直前にあらかじめセットされていない)
- ・ 書き込み動作中
- ・ 書き込むアドレスが BP1, BP0 によってプロテクト領域となっている

チップセレクト (\overline{CS}) が "L" の期間中に、規定数 ($n = 24 + m \times 8$ クロック) と異なるクロックを入力した場合、WRITE 命令はキャンセルされます。



備考 上位アドレス A15 ~ A14 = Don't care になります。

図 16 WRITE 動作 (1 バイト)



備考 上位アドレス A15 ~ A14 = Don't care になります。

図 17 WRITE 動作 (ページ)

■ プロテクト動作

書き込み禁止ブロックの設定を表 17 に示します。また、本 IC のプロテクト動作について表 18 に示します。ステータスレジスタの Status Register Write Disable (SRWD) ビットが "0" にリセット (出荷時には、リセット状態になっています) されているときには、ステータスレジスタの値を変更することが可能です。

SRWD ビットが "1" にセットされたとき、下記に示す 2 つの状態があります。

- ・ ライトプロテクト (\overline{WP}) が "H" のとき、ステータスレジスタの書き込みが可能です。
- ・ ライトプロテクト (\overline{WP}) が "L" のとき、ステータスレジスタに書き込むことができません。このため、ステータスレジスタのプロテクトビット (BP1, BP0) によって設定されている書き込み禁止領域の変更はできません。

ハードウェアプロテクト (HPM) は、下記に示す動作により設定されます。

- ・ SRWD ビットをセットした後、ライトプロテクト (\overline{WP}) を "L" にしたとき
- ・ ライトプロテクト (\overline{WP}) を "L" にして、SRWD ビットをセット完了したとき

ステータスレジスタ書き込みサイクルでのタイミングを、「図 7 ライトプロテクト有効タイミング」、「図 8 ライトプロテクト無効タイミング」に示します。

ライトプロテクト (\overline{WP}) に "H" を入力することで、ハードウェアプロテクト (HPM) を解除することが可能です。ライトプロテクト (\overline{WP}) が "H" 状態である場合、ハードウェアプロテクト (HPM) は機能せず、ステータスレジスタのプロテクトビット (BP1, BP0) によって設定されるソフトウェアプロテクト (SPM) のみの機能となります。

表 17 書き込み禁止ブロックの設定

ステータスレジスタ		書き込み禁止領域	書き込み禁止ブロックアドレス
BP1	BP0		
0	0	0%	なし
0	1	25%	3000h ~ 3FFFh
1	0	50%	2000h ~ 3FFFh
1	1	100%	0000h ~ 3FFFh

表 18 プロテクト動作

モード	WP 端子	SRWD ビット	WEL ビット	書き込み禁止ブロック	通常ブロック	ステータスレジスタ
ソフトウェア プロテクト (SPM)	1	X	0	書き込み不可	書き込み不可	書き込み不可
	1	X	1	書き込み不可	書き込み可	書き込み可
	X	0	0	書き込み不可	書き込み不可	書き込み不可
	X	0	1	書き込み不可	書き込み可	書き込み可
ハードウェア プロテクト (HPM)	0	1	0	書き込み不可	書き込み不可	書き込み不可
	0	1	1	書き込み不可	書き込み可	書き込み不可

備考 X = Don't care

■ ホールド動作

ホールドは、本 IC を非選択状態にせずにシリアルコミュニケーションを中断するために使用します。ホールド状態では、シリアルデータ出力は "High-Z" となり、シリアルデータ入力およびシリアルクロックは "Don't care" となります。ホールド状態のときは、チップセレクト (\overline{CS}) を "L" レベルにし、本 IC を選択状態にする必要があります。

通常、ホールド状態の期間、本 IC は選択状態を保持しますが、ホールド状態の期間に、本 IC を非選択状態にすることで、進行中の動作を終了することができます。図 18 にホールド動作を示します。

シリアルクロック (SCK) が "L" のとき、下記に示す 2 つの状態があります。

- ・ ホールド (\overline{HOLD}) を "L" にした場合、ホールド (\overline{HOLD}) の切り替わりと同時にホールド状態を開始します。
- ・ ホールド (\overline{HOLD}) を "H" にした場合、ホールド (\overline{HOLD}) の切り替わりと同時にホールド状態を終了します。

シリアルクロック (SCK) が "H" のとき、下記に示す 2 つの状態があります。

- ・ ホールド (\overline{HOLD}) を "L" にした場合、ホールド (\overline{HOLD}) の切り替わり後、シリアルクロック (SCK) が "L" となったときホールド状態を開始します。
- ・ ホールド (\overline{HOLD}) を "H" にした場合、ホールド (\overline{HOLD}) の切り替わり後、シリアルクロック (SCK) が "L" となったときホールド状態を終了します。




図 18 ホールド動作

■ 低電源電圧時の書き込み禁止機能

本 IC は低電源電圧の検出回路を内蔵し、電源電圧の低下時および電源投入時には書き込み動作 (WRITE, WRSR) をキャンセルすると共に自動的に書き込み禁止状態 (WRDI) となり WEL ビットがリセットされます。検出電圧、解除電圧は 1.20 V typ. です (図 19 参照)。

したがって、電源電圧が低下し再び書き込み可能な電圧まで上昇した後に書き込み動作を行う場合には、書き込み動作 (WRITE, WRSR) を行う前に、必ず Write Enable Latch (WEL) ビットをセットしなくてはなりません。

また、書き込み動作中に電源電圧が低下した場合は、書き込みを行っていたアドレスのデータは保証されません。



図 19 低電源電圧時の動作

■ 入力、出力端子について

1. 入力端子の接続について

本 IC の入力端子は、すべて CMOS 構造になっておりますので、動作時には "High-Z" が入力されないように設計してください。特に電源 ON / OFF 時や動作待機時は \overline{CS} 入力端子を非選択状態 "H" にしてください。データの誤書き込みは、 \overline{CS} 端子が非選択状態 "H" であれば起こりません。 \overline{CS} 端子を抵抗 (10 k Ω ~ 100 k Ω のプルアップ抵抗) を介して V_{CC} に接続してください。

\overline{CS} 端子と SCK 端子が同時に "L" から "H" に遷移すると、SI 端子からデータが取り込まれることがあります。

より確実に誤動作を防止するためには、SCK 端子を GND にプルダウン処理することを推奨します。また、 \overline{WP} 、 \overline{HOLD} 端子をそれぞれ V_{CC} にプルアップ処理、あるいは GND にプルダウン処理することを推奨します。 \overline{WP} 、 \overline{HOLD} 端子に関しては、使用しない場合は V_{CC} に直接接続することも可能です。

2. 入力、出力端子等価回路

本 IC の入力端子の等価回路を図 20、図 21 に示します。各入力端子にはプルアップおよびプルダウン素子は内蔵していませんので、フローティング状態にならないよう、設計の際は十分にご注意ください。

図 22 に出力端子の等価回路を示します。出力端子は "H" / "L" / "High-Z" のトライステート出力になります。

2.1 入力端子




図 20 \overline{CS} , SCK 端子




図 21 SI, \overline{WP} , \overline{HOLD} 端子

2.2 出力端子





図 22 SO 端子




■ 注意事項

- ・ 本 IC に限らず半導体デバイスは絶対最大定格を越えて使用しないでください。とくに電源電圧には十分注意してください。定格外の瞬間的なサージ電圧がラッチアップや、誤動作の原因になります。詳しい使用条件は、データシート記載の項目を十分にご確認の上、使用してください。
- ・ 本 IC の端子に水分が付着したまま動作させますと端子間で短絡して誤動作する可能性があります。とくにお客様の評価中に低温の恒温槽から取り出したときなどに端子に霜がついた場合、このまま動作させますと端子間が水分によって短絡し誤動作する可能性がありますので、ご注意ください。
また結露しやすい場所での使用の際も同様の理由で、十分に注意が必要です。
- ・ 本 IC は静電気に対する保護回路が内蔵されていますが、保護回路の性能を越える過大静電気が IC に印加されないようにしてください。
- ・ 弊社 IC を使用して製品を作る場合には、その製品での本 IC の使い方や製品の仕様また、出荷先の国などによって本 IC を含めた製品が特許に抵触した場合、その責任は負いかねます。



No. FJ008-A-P-SD-2.2


TITLE	SOP8J-D-PKG Dimensions
No.	FJ008-A-P-SD-2.2
ANGLE	
UNIT	mm
ABLIC Inc.	




→
Feed direction

No. FJ008-D-C-SD-1.1

TITLE	SOP8J-D-Carrier Tape
No.	FJ008-D-C-SD-1.1
ANGLE	
UNIT	mm
ABLIC Inc.	






Enlarged drawing in the central part






No. FJ008-D-R-S1-1.0

TITLE	SOP8J-D-Reel		
No.	FJ008-D-R-S1-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
ABLIC Inc.			




No. FT008-A-P-SD-1.2

TITLE	TSSOP8-E-PKG Dimensions
No.	FT008-A-P-SD-1.2
ANGLE	
UNIT	mm
ABLIC Inc.	




No. FT008-E-C-SD-1.0

TITLE	TSSOP8-E-Carrier Tape
No.	FT008-E-C-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	



Enlarged drawing in the central part



No. FT008-E-R-S1-1.0

TITLE	TSSOP8-E-Reel		
No.	FT008-E-R-S1-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
ABLIC Inc.			

免責事項 (取り扱い上の注意)

1. 本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発行時点のものであり、予告なく変更することがあります。
2. 本資料に記載の回路例および使用方法は参考情報であり、量産設計を保証するものではありません。本資料に記載の情報を使用したことによる、本資料に記載の製品 (以下、本製品といいます) に起因しない損害や第三者の知的財産権等の権利に対する侵害に関し、弊社はその責任を負いません。
3. 本資料の記載に誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。
4. 本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。
5. 本製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、安全性等を確認、試験してください。
6. 本製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な手続きを行ってください。
7. 本製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りします。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的とする者へ提供 (輸出) した場合、弊社はその責任を負いません。
8. 本製品は、生命・身体に影響を与えるおそれのある機器または装置の部品および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および原子力機器等) として設計されたものではありません。上記の機器および装置には使用しないでください。ただし、弊社が車載用等の用途を事前に明示している場合を除きます。上記機器または装置の部品として本製品を使用された場合または弊社が事前明示した用途以外に本製品を使用された場合、これらにより発生した損害等について、弊社はその責任を負いません。
9. 半導体製品はある確率で故障、誤動作する場合があります。本製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において冗長設計、延焼対策、誤動作防止等の安全設計をしてください。また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。
10. 本製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対策を行ってください。
11. 本製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際は怪我等に注意してください。
12. 本製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。
13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するものではありません。本資料の一部または全部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。
14. 本資料の内容の詳細その他ご不明な点については、販売窓口までお問い合わせください。
15. この免責事項は、日本語を正本として示します。英語や中国語で翻訳したものがあっても、日本語の正本が優越します。

2.4-2019.07



ABLIC

エイブリック株式会社
www.ablic.com