

S-19192シリーズは、高精度電圧検出回路と遅延回路を内蔵した車載用二次電池監視ICです。SEL1端子とSEL2端子により3セル ~ 6セル直列用の切り換えが可能です。

また、S-19192シリーズは、過充電検出動作と過放電検出動作を確認するセルフテストが可能です。

注意 本製品は、車両機器、車載機器へのご使用が可能です。これらの用途でご使用をお考えの際は、必ず販売窓口までご相談ください。

■ 特長

- ・ 各セルに対する高精度電圧検出回路

過充電検出電圧n (n = 1 ~ 6)	: 2.500 V ~ 4.500 V (25 mVステップ)	精度±20 mV (Ta = +25°C)
		精度±30 mV (Ta = -5°C ~ +55°C)
過充電解除電圧n (n = 1 ~ 6)	: 2.300 V ~ 4.500 V ^{*1}	精度±50 mV
過放電検出電圧n (n = 1 ~ 6)	: 1.500 V ~ 3.000 V (100 mVステップ) ^{*2, *3}	精度±80 mV
過放電解除電圧n (n = 1 ~ 6)	: 1.500 V ~ 3.300 V ^{*4}	精度±100 mV
- ・ 過充電検出動作と過放電検出動作を確認するセルフテスト結果がOUT2端子から出力可能

セルフテスト時遅延時間加速	: あり、なし
セルフテスト結果出力ラッチ	: あり、なし
- ・ 各種遅延時間は内蔵回路のみで実現 (外付け容量は不要)

検出遅延時間	: 32 ms, 64 ms, 128 ms, 256 ms
解除遅延時間	: 2.0 ms, 4.0 ms, 8.0 ms, 16.0 ms
- ・ SEL1端子、SEL2端子により、3セル ~ 6セル直列用の切り換えが可能
- ・ 2種類の検出信号タイプ

共通	: OUT1端子: 過充電検出信号、過放電検出信号
分離	: OUT1端子: 過充電検出信号 OUT2端子: 過放電検出信号
- ・ 出力形態 : CMOS出力、Nchオープンドレイン出力
- ・ 出力論理 : アクティブ "H"、アクティブ "L"
- ・ 高耐圧 : 絶対最大定格28.0 V
- ・ 広動作電圧範囲 : 6.0 V ~ 28.0 V
- ・ 広動作温度範囲 : Ta = -40°C ~ +105°C
- ・ 低消費電流

動作時	: 18 μA max. (Ta = +25°C)
-----	---------------------------
- ・ 鉛フリー (Sn 100%)、ハロゲンフリー
- ・ AEC-Q100対応^{*5}
- ・ 本ICはISO 26262準拠のバッテリーマネジメントシステム向けに開発されており、本ICのSafety Manualの提供が可能です。^{*5, *6}

- *1. 過充電解除電圧 = 過充電検出電圧 - 過充電ヒステリシス電圧
(過充電ヒステリシス電圧n (n = 1 ~ 6) は、0 V ~ 400 mVの範囲内にて50 mVステップで選択可能)
- *2. 過充電検出電圧と過放電検出電圧との電圧差は2.5 V以下に設定してください。
次の式を満たすように電圧比率を設定してください。過充電検出電圧 × 0.7 > 過放電検出電圧
- *3. 3セル直列のバッテリー監視に使用する場合、過放電検出電圧n (n = 1 ~ 6) は2.0 V以上に設定してください。
- *4. 過放電解除電圧 = 過放電検出電圧 + 過放電ヒステリシス電圧
(過放電ヒステリシス電圧n (n = 1 ~ 6) は、0 V ~ 0.7 Vの範囲内にて100 mVステップで選択可能)
- *5. 詳細は、販売窓口までお問い合わせください。
- *6. ドキュメント提供には機密保持契約書が必要になります。

■ 用途

- ・ 車載用二次電池パック (EV, HEV, PHEV等)

■ パッケージ

- ・ HTSSOP-16

■ ブロック図
1. CMOS出力




図1

備考 図中に示されたダイオードは寄生ダイオードです。

2. Nchオープンドレイン出力




図2


備考 図中に示されたダイオードは寄生ダイオードです。

■ AEC-Q100対応

本ICはAEC-Q100の動作温度グレード2に対応しています。
AEC-Q100の信頼性試験の詳細については、販売窓口までお問い合わせください。

■ 品目コードの構成

1. 製品名



- *1. テープ図面を参照してください。
*2. "3. 製品名リスト" を参照してください。

2. パッケージ

表1 パッケージ図面コード

パッケージ名	外形寸法図	テープ図面	リール図面	ランド図面
HTSSOP-16	FR016-A-P-SD	FR016-A-C-SD	FR016-A-R-SD	FR016-A-L-SD

3. 製品名リスト

表2 (1 / 2)

製品名	過充電 検出電圧 [V _{CU}]	過充電 解除電圧 [V _{CL}]	過放電 検出電圧 [V _{DL}]	過放電 解除電圧 [V _{DU}]	検出 遅延時間 ^{*1} [t _{DET}]	解除 遅延時間 ^{*2} [t _{REL}]	セルフテスト時 遅延時間加速 ^{*3}
S-19192AAAH-BCT1U	4.350 V	4.100 V	2.000 V	2.400 V	128 ms	2.0 ms	なし
S-19192AABH-BCT1U	4.350 V	4.100 V	2.000 V	2.400 V	128 ms	2.0 ms	なし
S-19192AACH-BCT1U	4.250 V	4.000 V	2.700 V	3.000 V	256 ms	2.0 ms	なし
S-19192AADH-BCT1U	3.650 V	3.400 V	2.500 V	2.900 V	256 ms	2.0 ms	なし
S-19192AAEH-BCT1U	4.250 V	4.000 V	2.700 V	3.000 V	256 ms	2.0 ms	あり
S-19192AAFH-BCT1U	3.650 V	3.400 V	2.500 V	2.900 V	256 ms	2.0 ms	あり
S-19192AAGH-BCT1U	3.100 V	2.800 V	1.500 V	2.200 V	256 ms	16 ms	あり

表2 (2 / 2)

製品名	OUT1端子		OUT2端子			検出信号 タイプ ^{*5}
	出力形態	出力論理	出力形態	出力論理	出力ラッチ ^{*4}	
S-19192AAAH-BCT1U	CMOS	アクティブ "H"	CMOS	アクティブ "H"	あり	共通
S-19192AABH-BCT1U	CMOS	アクティブ "H"	CMOS	アクティブ "H"	あり	分離
S-19192AACH-BCT1U	CMOS	アクティブ "H"	CMOS	アクティブ "H"	あり	分離
S-19192AADH-BCT1U	CMOS	アクティブ "H"	CMOS	アクティブ "H"	あり	分離
S-19192AAEH-BCT1U	CMOS	アクティブ "H"	CMOS	アクティブ "H"	なし	分離
S-19192AAFH-BCT1U	CMOS	アクティブ "H"	CMOS	アクティブ "H"	なし	分離
S-19192AAGH-BCT1U	Nchオープンドレイン	アクティブ "H"	Nchオープンドレイン	アクティブ "H"	なし	分離

*1. 検出遅延時間 : 32 ms, 64 ms, 128 ms, 256 ms

*2. 解除遅延時間 : 2.0 ms, 4.0 ms, 8.0 ms, 16.0 ms

*3. 詳細は "■ セルフテスト機能"、"4. セルフテスト時遅延時間加速" を参照してください。

*4. 詳細は "■ セルフテスト機能"、"5. セルフテスト機能動作例" を参照してください。

*5. 検出信号タイプの詳細については、表3を参照してください。

備考 上記以外の製品をご希望のときは、販売窓口までお問い合わせください。

表3

検出信号タイプ	過充電検出信号	過放電検出信号	セルフテスト結果信号
共通	OUT1端子	OUT1端子	OUT2端子
分離	OUT1端子	OUT2端子	OUT2端子

■ ピン配置図

1. HTSSOP-16




図3

表4

端子番号	端子記号	端子内容
1	VDD1*2	正電源入力端子、バッテリー1の正電圧接続端子
2	VC1	バッテリー1の正電圧接続端子
3	VC2	バッテリー1の負電圧、 バッテリー2の正電圧接続端子
4	VC3	バッテリー2の負電圧、 バッテリー3の正電圧接続端子
5	VC4	バッテリー3の負電圧、 バッテリー4の正電圧接続端子
6	VC5	バッテリー4の負電圧、 バッテリー5の正電圧接続端子
7	VC6	バッテリー5の負電圧、 バッテリー6の正電圧接続端子
8	VSS	負電源入力端子、バッテリー6の負電圧接続端子
9	NC*3	無接続
10	OUT2	出力端子2 ("■ 動作説明"、"■ セルフテスト機能" 参照)
11	OUT1	出力端子1 ("■ 動作説明"、"■ セルフテスト機能" 参照)
12	SEL2	直列セル数切り換え端子 [SEL1, SEL2] = ["L", "L"] : 6セル [SEL1, SEL2] = ["L", "H"] : 5セル [SEL1, SEL2] = ["H", "L"] : 4セル [SEL1, SEL2] = ["H", "H"] : 3セル
13	SEL1	
14	CLK	クロック信号入力端子
15	RSTB	リセット信号入力端子
16	VDD2*2	正電源入力端子、バッテリー1の正電圧接続端子

- *1. 網掛け部分の裏面放熱板は、基板に接続し電位をオープンとしてください。ただし、電極としての機能には使用しないでください。
- *2. VDD1端子とVDD2端子はどちらも、必ず正電源に接続してください。
- *3. NCは電気的にオープンを示します。
そのため、VDD端子またはVSS端子に接続しても問題ありません。

■ 絶対最大定格

表5

(特記なき場合 : Ta = +25°C)

項目	記号	適用端子	絶対最大定格	単位	
VDD端子 - VSS端子間入力電圧	V _{DS}	VDD1, VDD2	V _{SS} - 0.3 ~ V _{SS} + 28.0	V	
入力端子電圧	V _{IN}	VC1, VC2, VC3, VC4, VC5, VC6, SEL1, SEL2, RSTB, CLK	V _{SS} - 0.3 ~ V _{DD} + 0.3 ≤ V _{SS} + 28.0	V	
出力端子電圧	CMOS出力品	V _{OUT}	OUT1, OUT2	V _{SS} - 0.3 ~ V _{DD} + 0.3 ≤ V _{SS} + 28.0	V
	Nchオープンドレイン出力品			V _{SS} - 0.3 ~ V _{SS} + 28.0	V
動作周囲温度	T _{opr}	-	-40 ~ +105	°C	
保存温度	T _{stg}	-	-40 ~ +125	°C	

注意 絶対最大定格とは、どのような条件化でも越えてはならない定格値です。万一この定格値を越えると、製品の劣化などの物理的な損傷を与える可能性があります。

■ 熱抵抗値

表6

項目	記号	条件	Min.	Typ.	Max.	単位	
ジャンクション温度 - 周囲温度間 熱抵抗値*1	θ _{JA}	HTSSOP-16	Board A	-	91	-	°C/W
			Board B	-	65	-	°C/W
			Board C	-	34	-	°C/W
			Board D	-	32	-	°C/W
			Board E	-	26	-	°C/W

*1. 測定環境 : JEDEC STANDARD JESD51-2A準拠

備考 詳細については、"■ Power Dissipation"、"Test Board" を参照してください。

■ 電気的特性

表7 (1 / 2)

(特記なき場合 : $V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 V$, $T_a = +25^\circ C$)

項目	記号	条件	Min.	Typ.	Max.	単位
検出電圧						
過充電検出電圧n (n = 1 ~ 6)	V_{CU_n}	–	$V_{CU_n} - 0.020$	V_{CU_n}	$V_{CU_n} + 0.020$	V
		$T_a = -5^\circ C \sim +55^\circ C^{*1}$	$V_{CU_n} - 0.030$	V_{CU_n}	$V_{CU_n} + 0.030$	V
過放電検出電圧n (n = 1 ~ 6)	V_{DL_n}	–	$V_{DL_n} - 0.080$	V_{DL_n}	$V_{DL_n} + 0.080$	V
解除電圧						
過充電解除電圧n (n = 1 ~ 6)	V_{CL_n}	–	$V_{CL_n} - 0.050$	V_{CL_n}	$V_{CL_n} + 0.050$	V
過放電解除電圧n (n = 1 ~ 6)	V_{DU_n}	–	$V_{DU_n} - 0.100$	V_{DU_n}	$V_{DU_n} + 0.100$	V
入力電圧						
VDD端子 – VSS端子間動作電圧	V_{DSOP}	–	6.0	–	28.0	V
SEL1端子電圧 "H"	V_{SEL1H}	–	$V_{DS} - 0.5$	–	–	V
SEL1端子電圧 "L"	V_{SEL1L}	–	–	–	0.5	V
SEL2端子電圧 "H"	V_{SEL2H}	–	$V_{DS} - 0.5$	–	–	V
SEL2端子電圧 "L"	V_{SEL2L}	–	–	–	0.5	V
RSTB端子電圧 "H"	V_{RSTBH}	–	1.6	–	–	V
RSTB端子電圧 "L"	V_{RSTBL}	–	–	–	0.5	V
CLK端子電圧 "H"	V_{CLKH}	–	1.6	–	–	V
CLK端子電圧 "L"	V_{CLKL}	–	–	–	0.5	V

*1. 高温および低温での選別はしておりませんので、この温度範囲での規格は設計保証とします。

表7 (2 / 2)

(特記なき場合 : $V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 V$, $T_a = +25^\circ C$)

項目	記号	条件	Min.	Typ.	Max.	単位
入力電流						
動作時消費電流	I _{OPe}	–	–	10	18	μA
過充電時消費電流	I _{OPeC}	$V1 = V2 = V3 = V4 = V5 = V6 = V_{CU} + 0.1 V$	–	–	18	μA
過放電時消費電流	I _{OPeD}	$V1 = V2 = V3 = V4 = V5 = V6 = V_{DL} - 0.1 V$	–	–	18	μA
VC1端子電流	I _{Vc1}	–	–	1.5	2.0	μA
VC2端子電流	I _{Vc2}	–	-0.1	0.0	0.1	μA
VC3端子電流	I _{Vc3}	–	-0.1	0.0	0.1	μA
VC4端子電流	I _{Vc4}	–	-0.1	0.0	0.1	μA
VC5端子電流	I _{Vc5}	–	-0.1	0.0	0.1	μA
VC6端子電流	I _{Vc6}	–	-0.1	0.0	0.1	μA
SEL1端子シンク電流	I _{SEL1H}	$V_{SEL1} = V_{DS}$	–	1.0	4.0	μA
SEL1端子リーク電流	I _{SEL1L}	$V_{SEL1} = 0 V$	-0.1	–	0.1	μA
SEL2端子シンク電流	I _{SEL2H}	$V_{SEL2} = V_{DS}$	–	1.0	4.0	μA
SEL2端子リーク電流	I _{SEL2L}	$V_{SEL2} = 0 V$	-0.1	–	0.1	μA
RSTB端子シンク電流	I _{RSTBH}	$V_{RSTB} = V_{DS}$	–	1.0	4.0	μA
RSTB端子リーク電流	I _{RSTBL}	$V_{RSTB} = 0 V$	-0.1	–	0.1	μA
CLK端子シンク電流	I _{CLKH}	$V_{CLK} = V_{DS}$	–	1.0	4.0	μA
CLK端子リーク電流	I _{CLKL}	$V_{CLK} = 0 V$	-0.1	–	0.1	μA
出力電流						
OUT1端子、OUT2端子出力電流 (出力形態 : CMOS出力)						
OUT1端子ソース電流	I _{OUT1H}	–	–	–	-300	μA
OUT1端子シンク電流	I _{OUT1L}	–	300	–	–	μA
OUT2端子ソース電流	I _{OUT2H}	–	–	–	-300	μA
OUT2端子シンク電流	I _{OUT2L}	–	300	–	–	μA
OUT1端子、OUT2端子出力電流 (出力形態 : Nchオープンドレイン出力)						
OUT1端子シンク電流	I _{OUT1L}	–	300	–	–	μA
OUT1端子リーク電流	I _{OUT1HL}	–	–	–	0.1	μA
OUT2端子シンク電流	I _{OUT2L}	–	300	–	–	μA
OUT2端子リーク電流	I _{OUT2HL}	–	–	–	0.1	μA
遅延時間						
検出遅延時間	t _{DET}	–	t _{DET} × 0.8	t _{DET}	t _{DET} × 1.2	ms
解除遅延時間	t _{REL}	–	t _{REL} × 0.8	t _{REL}	t _{REL} × 1.2	ms
セルファテスト時遅延時間						
過充電検出遅延時間	t _{DETDC}	–	t _{DET} × 0.7	t _{DET}	t _{DET} × 1.3	ms
過放電検出遅延時間	t _{DETDD}	–	t _{DET} × 0.7	t _{DET}	t _{DET} × 1.3	ms
過充電解除遅延時間	t _{RELDc}	–	t _{REL} × 0.7	t _{REL}	t _{REL} × 1.3	ms
過放電解除遅延時間	t _{RELDd}	–	t _{REL} × 0.7	t _{REL}	t _{REL} × 1.3	ms

■ 測定回路




図4

備考 特記なき場合、SW1、SW2はOFFに設定してください。

1. 過充電検出電圧 n (V_{CU_n})、過充電解除電圧 n (V_{CL_n})

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ に設定後、 V_1 を徐々に上げ、OUT1端子出力が検出状態となるとき n の V_1 を V_{CU_n} とします。その後、 V_1 を徐々に下げ、OUT1端子出力が解除状態となるとき n の V_1 を V_{CL_n} とします。同様に、 V_n ($n = 2 \sim 6$) を変化させることで、 V_{CU_n} と V_{CL_n} が測定できます。

2. 過放電検出電圧 n (V_{DL_n})、過放電解除電圧 n (V_{DU_n})

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ に設定後、 V_1 を徐々に下げ、OUT1端子出力またはOUT2端子出力 n が検出状態となるとき n の V_1 を V_{DL_n} とします。その後、 V_1 を徐々に上げ、OUT1端子出力またはOUT2端子出力 n が解除状態となるとき n の V_1 を V_{DU_n} とします。同様に、 V_n ($n = 2 \sim 6$) を変化させることで、 V_{DL_n} と V_{DU_n} が測定できます。

*1. 検出信号タイプが共通のとき：OUT1端子出力
検出信号タイプが分離のとき：OUT2端子出力

3. SEL1端子電圧 "H" (V_{SEL1H})、SEL1端子電圧 "L" (V_{SEL1L})、SEL2端子電圧 "H" (V_{SEL2H})、SEL2端子電圧 "L" (V_{SEL2L})

$V_1 = V_2 = V_3 = V_4 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_5 = V_{DL} - 0.1 \text{ V}$ に設定後、 V_{SEL1} を徐々に上げ、OUT1端子出力が解除状態となるとき n の V_{SEL1} を V_{SEL1H} とします。その後、 V_{SEL1} を徐々に下げ、OUT1端子出力が検出状態となるとき n の V_{SEL1} を V_{SEL1L} とします。同様に、 V_{SEL2} を変化させることで、 V_{SEL2H} と V_{SEL2L} が測定できます。

4. RSTB端子電圧 "H" (V_{RSTBH})、RSTB端子電圧 "L" (V_{RSTBL})、CLK端子電圧 "H" (V_{CLKH})、CLK端子電圧 "L" (V_{CLKL})

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$ に設定後、 $V_1 = V_{CU} + 0.1 \text{ V}$ に設定すると、OUT1端子出力とOUT2端子出力が検出状態となります。 V_{RSTB} を徐々に下げ、OUT2端子出力が解除状態となるとききの V_{RSTB} を V_{RSTBL} とします。その後、 V_{RSTB} を徐々に上げ、OUT2端子出力が検出状態となるとききの V_{RSTB} を V_{RSTBH} とします。

また、 $V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$ に設定後、 V_{CLK} を徐々に上げ、OUT1端子出力とOUT2端子出力が検出状態となるとききの V_{CLK} を V_{CLKH} とします。その後、 V_{CLK} を徐々に下げ、OUT1端子出力とOUT2端子出力が解除状態となるとききの V_{CLK} を V_{CLKL} とします。

5. 動作時消費電流 (I_{OPE})、過充電時消費電流 (I_{OPEC})、過放電時消費電流 (I_{OPED})

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ のときのVSS端子電流を I_{OPE} とします。

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{CU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ のときのVSS端子電流を I_{OPEC} とします。

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DL} - 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ のときのVSS端子電流を I_{OPED} とします。

6. VCn端子電流 (I_{VCn}) (n = 1 ~ 6)

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ のときのVCn端子電流を I_{VCn} とします。

7. SEL1端子シンク電流 (I_{SEL1H})、SEL1端子リーク電流 (I_{SEL1L})、SEL2端子シンク電流 (I_{SEL2H})、SEL2端子リーク電流 (I_{SEL2L})

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ のときのSEL1端子電流を I_{SEL1L} 、SEL2端子電流を I_{SEL2L} とします。

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL2} = 0 \text{ V}$, $V_{SEL1} = V_{DS}$ のときのSEL1端子電流を I_{SEL1H} とします。

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = 0 \text{ V}$, $V_{SEL2} = V_{DS}$ のときのSEL2端子電流を I_{SEL2H} とします。

8. RSTB端子シンク電流 (I_{RSTBH})、RSTB端子リーク電流 (I_{RSTBL})、CLK端子シンク電流 (I_{CLKH})、CLK端子リーク電流 (I_{CLKL})

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ のときのRSTB端子電流を I_{RSTBL} 、CLK端子電流を I_{CLKL} とします。

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$ のときのRSTB端子電流を I_{RSTBH} とします。

$V_1 = V_2 = V_3 = V_4 = V_5 = V_6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{CLK} = V_{DS}$ のときのCLK端子電流を I_{CLKH} とします。

9. OUT1端子ソース電流 (I_{OUT1H})、OUT1端子シンク電流 (I_{OUT1L})、OUT1端子リーク電流 (I_{OUT1HL})、 OUT2端子ソース電流 (I_{OUT2H})、OUT2端子シンク電流 (I_{OUT2L})、OUT2端子リーク電流 (I_{OUT2HL})

9.1 CMOS出力、アクティブ "H"

$V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{O1} = V_{O2} = 0.5 \text{ V}$, SW1がONのときのOUT1端子電流を I_{OUT1L} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2L} とします。

また、 $V1 = V2 = V3 = V4 = V5 = V6 = V_{CU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$, $V_{O1} = V_{O2} = V_{DS} - 0.5 \text{ V}$, SW1がONのときのOUT1端子電流を I_{OUT1H} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2H} とします。

9.2 CMOS出力、アクティブ "L"

$V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{O1} = V_{O2} = V_{DS} - 0.5 \text{ V}$, SW1がONのときのOUT1端子電流を I_{OUT1H} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2H} とします。

また、 $V1 = V2 = V3 = V4 = V5 = V6 = V_{CU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$, $V_{O1} = V_{O2} = 0.5 \text{ V}$, SW1がONのときのOUT1端子電流を I_{OUT1L} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2L} とします。

9.3 Nchオープンドレイン出力、アクティブ "H"

$V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{O1} = V_{O2} = 0.5 \text{ V}$, SW1がONのときのOUT1端子電流を I_{OUT1L} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2L} とします。

また、 $V1 = V2 = V3 = V4 = V5 = V6 = V_{CU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$, $V_{O1} = V_{O2} = V_{DS}$, SW1がONのときのOUT1端子電流を I_{OUT1HL} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2HL} とします。

9.4 Nchオープンドレイン出力、アクティブ "L"

$V1 = V2 = V3 = V4 = V5 = V6 = V_{CU} + 0.1 \text{ V}$, $V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{RSTB} = V_{DS}$, $V_{O1} = V_{O2} = 0.5 \text{ V}$, SW1がONのときのOUT1端子電流を I_{OUT1L} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2L} とします。

また、 $V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$, $V_{O1} = V_{O2} = V_{DS}$, SW1がONのときのOUT1端子電流を I_{OUT1HL} とします。同様に、SW2がONのときのOUT2端子電流を I_{OUT2HL} とします。

10. 検出遅延時間 (t_{DET})、解除遅延時間 (t_{REL})

$V1 = V2 = V3 = V4 = V5 = V6 = V_{DU} + 0.1 \text{ V}$, $V_{RSTB} = V_{CLK} = V_{SEL1} = V_{SEL2} = 0 \text{ V}$ に設定後、V4を $V_{DU} + 0.1 \text{ V}$ から $V_{CU} + 1.0 \text{ V}$ へ変化させた後、OUT1端子出力が検出状態となるまでの時間を t_{DET} とします。その後、V4を $V_{CU} + 1.0 \text{ V}$ から $V_{DL} + 0.1 \text{ V}$ へ変化させた後、OUT1端子出力が解除状態となるまでの時間を t_{REL} とします。

また、V4を $V_{DL} + 0.1 \text{ V}$ から $V_{DL} - 1.0 \text{ V}$ へ変化させた後、OUT1端子出力またはOUT2端子出力*1が検出状態となるまでの時間を t_{DET} とします。その後、V4を $V_{DL} - 1.0 \text{ V}$ から $V_{CU} - 0.1 \text{ V}$ へ変化させた後、OUT1端子出力またはOUT2端子出力*1が解除状態となるまでの時間を t_{REL} とします。

*1. 検出信号タイプが共通のとき : OUT1端子出力

検出信号タイプが分離のとき : OUT2端子出力

■ 標準回路

直列セル数に応じて、下記の図のように接続してください。

1. 6セル直列 (SEL1 = "L", SEL2 = "L")

1.1 CMOS出力




図5

1.2 Nchオープンドレイン出力




図6

2. 5セル直列 (SEL1 = "L", SEL2 = "H")

2.1 CMOS出力




図7

2.2 Nchオープンドレイン出力




図8

3. 4セル直列 (SEL1 = "H", SEL2 = "L")

3.1 CMOS出力




図9

3.2 Nchオープンドレイン出力




図10

4. 3セル直列 (SEL1 = "H", SEL2 = "H")

4.1 CMOS出力




図11

4.2 Nchオープンドレイン出力




図12

表8 外付け部品定数

記号	Min.	Typ.	Max.	単位
R _{VDD}	0.5	1.0	1.0	kΩ
R _{VCn}	0.5	1.2	1.2	kΩ
R _{SEL1} , R _{SEL2}	0.5	1.0	-	kΩ
C _{VDD}	0.075	0.100	1.000	μF
C _{VCn}	0.075	0.100	1.000	μF

注意 1. 定数は予告なく変更することがあります。

2. 接続例以外の回路においては、動作確認されていません。また、接続例および定数は、動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してください。

備考 n = 1 ~ 6

■ 動作説明

1. 通常状態

すべての電池電圧が過充電検出電圧 n (V_{CUn}) と過放電検出電圧 n (V_{DLn}) の間にあり、さらにRSTB端子入力電圧 (V_{RSTB})、CLK端子入力電圧 (V_{CLK}) がそれぞれRSTB端子電圧 "L" (V_{RSTBL})、CLK端子電圧 "L" (V_{CLKL}) より低い場合、OUT1端子、OUT2端子はともに解除信号を出力します。これを通常状態と言います。

備考 最初に電池を接続するときOUT2端子出力が検出状態であった場合は、RSTB端子に "H" を入力した後、"L" に戻すと通常状態になります。

2. 過充電状態

いずれかの電池電圧が V_{CUn} より高くなり、その状態を検出遅延時間 (t_{DET}) 以上保持した場合、OUT1端子出力が反転し、検出状態となります (図14参照)。これを過充電状態と言います。

すべての電池電圧が過充電解除電圧 n (V_{CLn}) より低くなり、その状態を解除遅延時間 (t_{REL}) 以上保持した場合、過充電状態を解除し通常状態へ復帰します。

3. 過放電状態

いずれかの電池電圧が V_{DLn} より低くなり、その状態を検出遅延時間 (t_{DET}) 以上保持した場合、OUT1端子出力またはOUT2端子出力^{*1}が反転し、検出状態となります (図15参照)。これを過放電状態と言います。

すべての電池電圧が過放電解除電圧 n (V_{DUn}) より高くなり、その状態を解除遅延時間 (t_{REL}) 以上保持した場合、過放電状態を解除し通常状態へ復帰します。

- *1. 検出信号タイプが共通のとき : OUT1端子出力
検出信号タイプが分離のとき : OUT2端子出力

備考 1. 電源電圧が6 V以上で、各電池電圧が1 Vを下回らない範囲でS-19192シリーズを使用してください。

2. $n = 1 \sim 6$

■ タイミングチャート

1. 過充電検出、過放電検出




図13

- 備考 1. OUT2端子の詳細については "■ 動作説明"、"■ セルフテスト機能" を参照してください。
 2. $n = 1 \sim 6$
 3. V_{Dn} はVDD1端子電圧、VDD2端子電圧となります。

2. 過充電検出遅延





図14

備考1. OUT2端子の詳細については "■ 動作説明"、"■ セルフテスト機能" を参照してください。

2. $n = 1 \sim 6$
3. V_{DD} はVDD1端子電圧、VDD2端子電圧となります。

3. 過放電検出遅延



*1. (1): 通常状態
(2): 過放電状態

図15

備考 1. OUT2端子の詳細については "■ 動作説明"、"■ セルフテスト機能" を参照してください。

2. $n = 1 \sim 6$

3. V_{DD} はVDD1端子電圧、VDD2端子電圧となります。

■ セルフテスト機能

S-19192シリーズは、過充電検出動作と過放電検出動作を確認するためのセルフテスト機能を備えています。

セルフテスト機能により内部分圧抵抗に電流が流れてコンパレータ入力電圧が変化し、S-19192シリーズは擬似的に過充電状態、過放電状態になります。OUT1端子出力信号、OUT2端子出力信号を監視することで、S-19192シリーズが正常に過充電と過放電を検出するかどうかを確認することが可能です。

- 備考**
1. 最初に電池を接続するときにOUT2端子出力が検出状態であった場合は、RSTB端子に "H" を入力した後、"L" に戻すと通常状態になります。以後、S-19192シリーズをイニシャライズする場合は、RSTB端子へ同様の入力をしてください。
 2. 以下の場合、セルフテストは正常に実行されません。
 - ・過充電状態、過放電状態
 - ・電源電圧が6 V以下

1. セルフテスト入力信号

1.1 RSTB (リセット信号) 入力

RSTB端子に "H" を入力すると、セルフテストを開始します。"L" を入力すると、S-19192シリーズは通常の動作に戻ります。

1.2 CLK (クロック信号) 入力

RSTB端子に "H" を入力し、CLK端子にクロック信号を入力すると、下記のように診断が実行されます。

- 1クロック目 : 過充電コンパレータ1 (OC1) の診断を実行
- 2クロック目 : 過放電コンパレータ1 (OD1) の診断を実行
- 3~12クロック目 : CLK端子に入力されたクロック信号の $2n - 1$ クロック目で過充電コンパレータ n (OC n) の診断を実行 (図19参照)
CLK端子に入力されたクロック信号の $2n$ クロック目で過放電コンパレータ n (OD n) の診断を実行 (図21参照)
- 13クロック目 : 何の診断も実行されないため、何クロック目の診断が行われているかの判別が可能
- 14, 15クロック目 : LVレギュレータの高電圧、低電圧異常診断を実行 (図16参照)




図16

備考 $n = 1 \sim 6$

1.3 セルフテスト入力信号タイミングチャート




図17

備考 $f_{CLK} = 2.5 \text{ Hz max. (@ } t_{DET} = 128 \text{ ms) (} t_{CLK} = t_{HIGH} + t_{LOW}$)
 $t_{LOW}, t_{HIGH}, t_{STA}, t_{STO} = t_{DET} \times 1.5 \text{ ms min.}$
 $t_R, t_F = 300 \text{ ns max.}$

- f_{CLK} : CLKクロック周波数
- t_{CLK} : CLKクロック周期
- t_{HIGH} : CLKクロック "H" 時間
- t_{LOW} : CLKクロック "L" 時間
- t_{STA} : CLK発振開始時間 (リセット信号の立ち上がりエッジからセルフテスト開始までの時間)
- t_{STO} : CLK発振停止時間 (セルフテスト終了からリセット信号の立ち下がりエッジまでの時間)
- t_{DET} : 検出遅延時間
- t_R : RSTB, CLK立ち上がり時間
- t_F : RSTB, CLK立ち下がり時間

2. セルフテスト時の内部動作

2.1 過充電検出のセルフテスト




図18 セルフテスト非動作時 (RSTB = "L", CLK = "L")




図19 セルフテスト動作時 (RSTB = "H", CLK = "H_{2n-1}")

2.2 過放電検出のセルフテスト




図20 セルフテスト非動作時 (RSTB = "L", CLK = "L")




図21 セルフテスト動作時 (RSTB = "H", CLK = "H_{2n}")

*1. n = 6の場合、VSS端子となります。

備考 n = 1 ~ 6

3. セルフテスト出力信号

セルフテスト時のOUT1端子、OUT2端子出力を表9に示します。

3.1 故障なし

3.1.1 過充電検出診断結果

CLK端子に入力されたクロック信号の2n-1クロック目で過充電検出の診断を実行し、クロック信号が "H" のとき、検出信号タイプが共通 / 分離いずれの場合にもOUT1端子およびOUT2端子出力が過充電検出状態となります (図19参照)。

3.1.2 過放電検出診断結果

CLK端子に入力されたクロック信号の2nクロック目で過放電検出の診断を実行し、クロック信号が "H" のときにOUT1端子、OUT2端子出力^{*1}が過放電検出状態となります (図21参照)。

*1. 検出信号タイプが共通のとき : セルフテスト時、OUT1端子およびOUT2端子出力
検出信号タイプが分離のとき : セルフテスト時、OUT2端子出力のみ

3.1.3 LVレギュレータ診断結果

CLK端子に入力されたクロック信号の14, 15クロック目でLVレギュレータの高電圧、低電圧異常診断を実行し、クロック信号が "H" のときにOUT2端子出力がLVレギュレータ検出状態となります。

3.2 故障時

3.2.1 セルフテスト結果出カラッチあり

セルフテスト結果として、故障検出後、OUT2端子出力の検出状態が継続します。

3.2.2 セルフテスト結果出カラッチなし

故障検出後、OUT2端子出力の検出状態は継続されません (図24、図26参照)。

備考 n = 1 ~ 6

表9 セルフテスト時のOUT1端子、OUT2端子出力

検出信号タイプ	故障	出力組み合わせ	
		OUT1端子	OUT2端子
共通	なし	過充電検出診断結果 過放電検出診断結果	過充電検出診断結果 過放電検出診断結果 LVレギュレータ診断結果
	あり	過充電検出診断結果 過放電検出診断結果	セルフテスト結果 ^{*1}
分離	なし	過充電検出診断結果	過充電検出診断結果 過放電検出診断結果 LVレギュレータ診断結果
	あり	過充電検出診断結果	セルフテスト結果 ^{*1}

*1. 詳細は "5. セルフテスト機能の動作例" を参照してください。

4. セルフテスト時遅延時間加速

セルフテスト時遅延時間加速あり品を選択した場合、セルフテスト時遅延時間を短縮できます。その場合の各遅延時間は以下のようになります。

- ・ 過充電検出遅延時間 (t_{DETDC}) : 約1/64
- ・ 過放電検出遅延時間 (t_{DETDD}) : 約1/64
- ・ 過充電解除遅延時間 (t_{RELDC}) : t_{REL}
- ・ 過放電解除遅延時間 (t_{RELDD}) : 4 ms固定

5. セルフテスト機能の動作例

5.1 6セル直列、検出信号タイプ：共通

5.1.1 故障なし




図22

5.1.2 故障時：過充電検出異常 (OC3)

(1) セルフテスト結果出カラッチあり




図23

(2) セルフテスト結果出カラッチなし




図24

5.1.3 故障時：LVレギュレータ高電圧異常

(1) セルフテスト結果出カラッチあり




図25

(2) セルフテスト結果出カラッチなし




図26

5.2 3セル直列、検出信号タイプ：共通

5.2.1 故障なし




図27

5.2.2 故障時：過放電検出異常 (OD2)

(1) セルフテスト結果出カラッチあり




図28

(2) セルフテスト結果出カラッチなし




図29

5.3 6セル直列、検出信号タイプ：共通 (セルフテスト中断)

5.3.1 故障なし




図30

5.3.2 故障時：過充電検出異常 (OC3)

(1) セルフテスト結果出カラッチあり




図31

(2) セルフテスト結果出カラッチなし




図32

5.4 6セル直列、検出信号タイプ：分離

5.4.1 故障なし




図33

5.4.2 故障時：過放電検出異常 (OD3)

(1) セルフテスト結果出カラッチあり




図34

(2) セルフテスト結果出カラッチなし




図35

5.4.3 故障時：LVレギュレータ異常

(1) セルフテスト結果出カラッチあり




図36

(2) セルフテスト結果出カラッチなし




図37


■ 注意事項

- ・ IC内での損失が許容損失を越えないように、入出力電圧、負荷電流の使用条件に注意してください。
- ・ 電池の接続順番は特に問いませんが、電池接続後にOUT2端子出力が検出状態の場合があります。この場合、RSTB端子に "H" を入力した後、"L" に戻すと通常状態になります。
- ・ 本ICは静電気に対する保護回路が内蔵されていますが、保護回路の性能を越える過大静電気がICに印加されないようにしてください。
- ・ 弊社ICを使用して製品を作る場合には、その製品での当ICの使い方や製品の仕様また、出荷先の国などによって当ICを含めた製品が特許に抵触した場合、その責任は負いかねます。


■ 諸特性データ (Typicalデータ)

1. 消費電流


1.1 $I_{OPE} - V_{DS}$




1.2 $I_{OPE} - T_a$



1.3 $I_{OPEC} - T_a$




1.4 $I_{OPED} - T_a$




2. 検出電圧、解除電圧


2.1 $V_{CU_n} - T_a$




2.2 $V_{CL_n} - T_a$



2.3 $V_{DL_n} - T_a$




2.4 $V_{DU_n} - T_a$




3. 遅延時間

3.1 $t_{DET} - T_a$




3.2 $t_{REL} - T_a$




備考 n = 1 ~ 6

4. 入力電流


4.1 $I_{vc1} - T_a$




4.2 $I_{vcn} - T_a$




4.3 $I_{SEL1H}, I_{SEL2H} - T_a$




4.4 $I_{SEL1L}, I_{SEL2L} - T_a$



4.5 $I_{RSTBH}, I_{CLKH} - T_a$




4.6 $I_{RSTBL}, I_{CLKL} - T_a$




備考 n = 2 ~ 6

5. 出力電流


5.1 $I_{OUT1H}, I_{OUT2H} - V_{DS}$




5.2 $I_{OUT1L}, I_{OUT2L} - V_{DS}$




5.3 $I_{OUT1H}, I_{OUT2H} - T_a$




5.4 $I_{OUT1L}, I_{OUT2L} - T_a$



5.5 $I_{OUT1HL}, I_{OUT2HL} - V_{DS}$




5.6 $I_{OUT1HL}, I_{OUT2HL} - T_a$




■ Power Dissipation

HTSSOP-16




Board	Power Dissipation (Pd)
A	1.10 W
B	1.54 W
C	2.94 W
D	3.13 W
E	3.85 W

HTSSOP-16 Test Board


 IC Mount Area

(1) Board A




Item	Specification	
Size [mm]	114.3 x 76.2 x t1.6	
Material	FR-4	
Number of copper foil layer	2	
Copper foil layer [mm]	1	Land pattern and wiring for testing: t0.070
	2	-
	3	-
	4	74.2 x 74.2 x t0.070
Thermal via	-	

(2) Board B



Item	Specification	
Size [mm]	114.3 x 76.2 x t1.6	
Material	FR-4	
Number of copper foil layer	4	
Copper foil layer [mm]	1	Land pattern and wiring for testing: t0.070
	2	74.2 x 74.2 x t0.035
	3	74.2 x 74.2 x t0.035
	4	74.2 x 74.2 x t0.070
Thermal via	-	

(3) Board C




Item	Specification	
Size [mm]	114.3 x 76.2 x t1.6	
Material	FR-4	
Number of copper foil layer	4	
Copper foil layer [mm]	1	Land pattern and wiring for testing: t0.070
	2	74.2 x 74.2 x t0.035
	3	74.2 x 74.2 x t0.035
	4	74.2 x 74.2 x t0.070
Thermal via	Number: 4 Diameter: 0.3 mm	




enlarged view

No. HTSSOP16-A-Board-SD-1.0

HTSSOP-16 Test Board

 IC Mount Area

(4) Board D




Item	Specification	
Size [mm]	114.3 x 76.2 x t1.6	
Material	FR-4	
Number of copper foil layer	4	
Copper foil layer [mm]	1	Pattern for heat radiation: 2000mm ² t0.070
	2	74.2 x 74.2 x t0.035
	3	74.2 x 74.2 x t0.035
	4	74.2 x 74.2 x t0.070
Thermal via	-	



enlarged view

(5) Board E




Item	Specification	
Size [mm]	114.3 x 76.2 x t1.6	
Material	FR-4	
Number of copper foil layer	4	
Copper foil layer [mm]	1	Pattern for heat radiation: 2000mm ² t0.070
	2	74.2 x 74.2 x t0.035
	3	74.2 x 74.2 x t0.035
	4	74.2 x 74.2 x t0.070
Thermal via	Number: 4 Diameter: 0.3 mm	





enlarged view

No. HTSSOP16-A-Board-SD-1.0



No. FR016-A-P-SD-1.0


TITLE	HTSSOP16-A-PKG Dimensions
No.	FR016-A-P-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	




→
Feed direction

No. FR016-A-C-SD-1.0

TITLE	HTSSOP16-A-Carrier Tape
No.	FR016-A-C-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	




Enlarged drawing in the central part



No. FR016-A-R-SD-1.0

TITLE	HTSSOP16-A- Reel		
No.	FR016-A-R-SD-1.0		
ANGLE		QTY.	4,000
UNIT	mm		
ABLIC Inc.			



No. FR016-A-L-SD-1.0

TITLE	HTSSOP16-A -Land Recommendation
No.	FR016-A-L-SD-1.0
ANGLE	
UNIT	mm
ABLIC Inc.	

免責事項 (取り扱い上の注意)

1. 本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発行時点のものであり、予告なく変更することがあります。
2. 本資料に記載の回路例および使用方法は参考情報であり、量産設計を保証するものではありません。本資料に記載の情報を使用したことによる、本資料に記載の製品 (以下、本製品といいます) に起因しない損害や第三者の知的財産権等の権利に対する侵害に関し、弊社はその責任を負いません。
3. 本資料の記載に誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。
4. 本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。
5. 本製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、安全性等を確認、試験してください。
6. 本製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な手続きを行ってください。
7. 本製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りします。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的とする者へ提供 (輸出) した場合、弊社はその責任を負いません。
8. 本製品は、生命・身体に影響を与えるおそれのある機器または装置の部品および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および原子力機器等) として設計されたものではありません。上記の機器および装置には使用しないでください。ただし、弊社が車載用等の用途を事前に明示している場合を除きます。上記機器または装置の部品として本製品を使用された場合または弊社が事前明示した用途以外に本製品を使用された場合、これらにより発生した損害等について、弊社はその責任を負いません。
9. 半導体製品はある確率で故障、誤動作する場合があります。本製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において冗長設計、延焼対策、誤動作防止等の安全設計をしてください。また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。
10. 本製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対策を行ってください。
11. 本製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際は怪我等に注意してください。
12. 本製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。
13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するものではありません。本資料の一部または全部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。
14. 本資料の内容の詳細その他ご不明な点については、販売窓口までお問い合わせください。
15. この免責事項は、日本語を正本として示します。英語や中国語で翻訳したものがあっても、日本語の正本が優越します。

2.4-2019.07



ABLIC

エイブリック株式会社
www.ablic.com